Seat No.: _____ Enrolment No.______

GUJARAT TECHNOLOGICAL UNIVERSITY

DIPLOMA VI- EXAMINATION MAY-2011

Subject code: 361102 **Subject Name: VLSI Technology**

Date:19/05/2011 **Time: 02:30 pm to 05:00 pm**

Total Marks: 70

Instructions:

1. **Attempt all questions.**
2. **Make suitable assumptions wherever necessary.**
3. **Figures to the right indicate full marks.**
4. **English version is Authentic**

Q.1	**(a)**	Draw general FPGA architecture diagram and explain CLB (Configurable Logic Block) in detail using simple diagram.	**07**
	(b)	Describe VLSI design flow in detail.	**07**
Q.2	**(a)**	With the help of figures explain the behavior of MOS system under external bias.	**07**
	(b)	Describe three-stage CMOS ring oscillator circuit with diagram.	**07**
		OR	
	(b)	Explain CMOS Inverter circuit in detail.	**07**
Q.3	**(a)**	Implement full CMOS circuit of XOR function. Also explain pseudo nMOS gate.	**07**
	(b)	Explain two input depletion load NAND gate in detail.	**07**
		OR	
Q.3	**(a)**	Implement the logic function G = $\overline{AB + C}$ using CMOS. Also explain OAI gate.	**07**
	(b)	Draw two input NOR gate using CMOS and explain its operation by pMOS network and nMOS network. .	**07**
Q.4	**(a)**	Explain behavior of bistable circuit in detail.	**07**
	(b)	Draw truth table and gate level schematic of SR latch. Also draw and explain SR latch using CMOS.	**07**
		OR	
Q. 4	**(a)**	Explain switching power dissipation of CMOS inverter.	**07**
	(b)	Explain clocked JK latch circuit in detail.	**07**
Q.5	**(a)**	Draw circuit of 4:1 multiplexer and write a VHDL program of it.	**07**
	(b)	Write definition of Entity declaration and Architecture body. Write VHDL programs (i) XOR gate (ii) AND gate.	**07**
		OR	
Q.5	**(a)**	Write a VHDL program which generates output X = (AB)+(CD) using structural method, where A,B,C and D are inputs.	**07**
	(b)	Draw circuit of 2-to-4 decoder and write VHDL program of that circuit.	**07**

****

પ્રશ્ન–૧	અ	જનરલ FPGA આર્કીટ્રેકચર ડાયાગ્રામ દોરો અને CLB (કોનફીગ્યુરેબલ લોજીક બ્લોક) સાદી આકૃતિ દોરી વિગતવાર સમજાવો.	07
	બ	VLSI ડીઝાઈન ફલો વિગતવાર વર્ણવો.	07
પ્રશ્ન–૨	અ	આકૃતિની મદદથી MOS સિસ્ટમનું વ્યવહાર બાહ્ય બાયસ હેઠળ સમજાવો.	07
	બ	થ્રી–સ્ટેજ CMOS રીંગ ઓસીલેટર આકૃતિ દોરી વિગતવાર સમજાવો.	07

અથવા

	બ	CMOS ઇનવર્ટર સર્કીટ વિગતવાર સમજાવો.	07
પ્રશ્ન–૩			
	અ	CMOS સર્કીટ દ્વારા સંપૂર્ણ XOR ફંકશન વર્ણવો અને pseudo nMOS ગેટ સમજાવો.	07
	બ	ટુ ઇનપુટ ડીપલેશન લોડ NAND ગેટ વિગતવાર સમજાવો.	07

અથવા

પ્રશ્ન–૩	અ	CMOS દ્વારા લોજીક ફંકશન $G = \overline{AB + C}$ વર્ણવો અને OAI ગેટ સમજાવો.	07
	બ	CMOS દ્વારા ટુ ઇનપુટ NOR ગેટ દોરો અને તેનુ ઓપરેશન pMOS નેટવર્ક અને nMOS નેટવર્ક દ્વારા સમજાવો.	07
પ્રશ્ન–૪	અ	બાયસ્ટેબલ સર્કીટનુ વ્યવહાર વિગતવાર સમજાવો.	07
	બ	એસ આર લેચનુ ટ્રૂથ ટેબલ અનેગેટ લેવલ સ્કેમેટીક દોરો. CMOS દ્વારા એસ આર લેચ દોરીને સમજાવો.	07

અથવા

પ્રશ્ન–૪	અ	CMOS ઇનવર્ટરનો સ્વીચિંગ પાવર ડીસીપેશન સમજાવો.	07
	બ	કલોકડ જેકે લેચ સર્કીટ વિગતવાર સમજાવો.	07
પ્રશ્ન–૫	અ	4:1 મલ્ટીપ્લેક્ષરની સર્કીટ દોરો અને તેનો VHDL પ્રોગ્રામ લખો.	07
	બ	એન્ટિટી ડીકલેરેશન અને આર્કીટ્રેકચર બોડીની વ્યાખ્યા લખો. (i) XOR ગેટ (ii) AND ગેટના VHDL પ્રોગ્રામ લખો.	07

અથવા

પ્રશ્ન–૫	અ	VHDL પ્રોગ્રામ સ્ટ્રકચરલ પધ્ધતિ વડે લખો કે જે આઉટપુટ X = (AB)+(CD) જનરેટ કરી શકે. જ્યાં A,B,C અને D ઇનપુટ છે.	07
	બ	2-to-4 ડીકોડર સર્કીટ દોરો અને તેનો VHDL પ્રોગ્રામ લખો.	07

****